CMOS反相器电路
1966年，美国无线电公司开发出第一个CMOS工艺门阵列(50门)集成电路芯片。但由于当时工艺的限制，其集成度不高，速度较慢，容易造成闩锁效应烧毁电路，所以早期的CMOS工艺技术被半导体行业所忽视。
20世纪70年代LOCOS隔离技术的发明，离子注入技术对离子扩散技术的替代，以及先进光刻技术的不断发展，极大地提高了CMOS工艺技术。此时，技术节点已经进入亚微米阶段。
90年代，STI、自对准硅化物(金属硅化物)等技术手段应用于CMOS工艺。CMOS工艺不断更新，特征尺寸不断缩小，CMOS工艺集成电路的工作速度不断提高。高集成度、强抗干扰、高速、低功耗和宽电压控制范围使其逐渐成为集成电路芯片制备的主流技术。
基于LOCOS技术的CMOS工艺轮廓和基于STI和金属硅化物的CMOS工艺轮廓。
21世纪，CMOS技术发展迅速，应变硅技术和HKMG(高k金属栅技术)的出现，使得平面CMOS的特征尺寸缩小到深亚微米(几十纳米)。这一时期CMOS技术的发展深刻证实了摩尔定律的准确性。
摩尔定律与平面CMOS工艺技术节点的发展
平面CMOS到3D CMOS当集成电路芯片制造业的特征尺寸缩小到22nm时，利用传统的CMOS平面微纳加工技术已经不能完全解决其沟道尺寸缩小导致的器件性能恶化问题。在平面器件中，随着特征尺寸的进一步减小，对于极薄的栅氧化层，虽然可以通过栅压控制沟道，但会导致漏电流增加，最终导致载流子迁移率(μ)降低，体平面技术无法显著提高CMOS晶体管的性能。1999年，胡正明教授和他的团队提出了Fin-FET(鳍式场效应晶体管)，这是一种基于Fin-FET结构的CMOS晶体管。2011年，英特尔公司在其22纳米工艺技术节点上首次推出了商用Fin-FET产品Ivy-Bridge。这种晶体管结构的使用大大增加了晶体管的栅控能力，也显著降低了基于这种晶体管的芯片的功耗。正是Fin-FET的引入，导致了台积电(简称台积电)的崛起。随着14nm (14nm、7nm、5nm)之后Fin-FET技术节点的发展，英特尔的霸主地位被动摇，台积电从此成为晶圆代工技术的领头羊。
平面晶体管到三维晶体管(鳍式场效应晶体管结构)
目前，随着集成电路芯片技术发展到5nm节点，Fin-FET晶体管的结构似乎正在达到其物理极限。上个月在日本举行的“三星晶圆代工论坛”上，三星公布了其新一代芯片制造工艺的进展。三星表示，虽然其工艺进度在7nm和5nm工艺节点上都落后于台积电，但表示明年将完成3nm工艺的研发。在3nm的工艺节点上，Sumsung将通过引入Si纳米线结构，从目前主流的FinFET晶体管结构转变为最新的GAA(Gate-All-Around)晶体管结构，称为第一代GAA晶体管3GAE工艺。可以说，三星能否打一场翻身仗，关键在于这一代技术能否赶上TSMC。据网络报道，TSMC 3nm也已经提前上线，急于在年底完成男性题材30公顷土地的土地交接，这是三星的战略规划。不可避免的是，TSMC和三星将争夺这一先进技术的代工厂。让我们拭目以待。
平面晶体管到鳍式场效应晶体管到砷化镓场效应晶体管
参考
双极晶体管的物理图、电路原理图和工艺剖面图
双极工艺具有制造工艺简单、制造成本低、成品率高等优点。另外，在电路性能方面，具有高速、高跨导、低噪声、电流驱动能力强等优点，通常用于电流放大电路、功率放大电路和高速电路中。它是一种电流控制的电路器件，在高速电路、模拟电路、功率电路等方面一直占主导地位。缺点是集成度低，功耗高，大大限制了其在VLSI中的应用。20世纪70年代，CMOS工艺集成电路开始逐渐取代BJT在逻辑运算领域的主导地位。但是在模拟器件和大功率器件的许多领域，BJT仍然占据着重要的地位。
PMOS工艺PMOS (P沟道金属氧化物半导体)工艺出现于20世纪60年代，是最早的MOS工艺技术。PMOS器件是制造在N型衬底上的P沟道器件。最早是用铝栅控制器形成反型层沟道，连接源极和漏极，实现器件的开关。PMOS是压控器件，依靠空穴作为载流子导电。空穴的迁移率低，所以PMOS器件的速度很慢，最小逻辑门延迟100纳秒。但由于功耗低，更适合逻辑运算集成电路。此外，由于其速度较低，其技术主要应用于手表、计算器等要求计算速度较低的领域。
PMOS时钟集成电路的物理图、原理图和工艺剖面图。
NMOS工艺NMOS (N沟道金属氧化物半导体)最早出现在20世纪70年代初。和PMOS器件一样，NMOS器件也是压控器件，但由于其工作的导电载流子是电子，比空穴具有更高的迁移率(约为空穴的2.5倍)，其电流驱动能力是PMOS器件的两倍以上，因此NMOS工艺制造的集成电路性能高于PMOS工艺。顺应业界对高性能集成电路发展的要求，PMOS工艺技术一经推广，NMOS很快就取代了它。与BJT技术相比，NMOS技术具有高集成度和较低制造成本的优势，NMOS技术在逻辑门电路方面逐渐超越BJT技术。此时集成电路的集成度可以达到数万门器件。但正是因为集成度的提高，在单个门器件功耗一定的情况下，当器件的集成度从1000门达到10000门时，高集成度芯片的功率将从几百毫瓦达到几瓦，因此只能使用昂贵的陶瓷封装，而不能使用便宜的塑封，这大大增加了生产成本，也限制了NMOS技术在更高集成度的进一步应用。
NOMS逻辑电路图、NMOS原理图和NMOS工艺流程图。
CMOS技术1963年，C.T.Sah和Frank Wanlass提交了一篇关于CMOS技术的论文，在半导体行业首次提出，为CMOS技术的发展奠定了理论基础。CMOS(互补金属氧化物半导体)是由制作在同一衬底上的NMOS和PMOS构成的集成电路。它采用互补对称电路将PMOS和NMOS互连形成路基电路，静态功耗几乎为零。NMOS的用电问题得到了很好的解决。
分享完裂牛皮的内容，记住关键词:cmos芯片工艺类型，cmos工艺流程中的主要制造步骤，cmos ic工艺流程，cmos工艺流程，cmos制造工艺。